

UNIVERSIDAD DE GUADALAJARA

Red Universitaria e Institución Benemérita de Jalisco

Centro Universitario de Ciencias Exactas e Ingenierías

Evidencia de Simulación
Módulo: RORO_tb

Integrantes del equipo:

Diego Arian Molina Anaya
Angel Isaac Vazquez Romero
Xavier Alejandro Rodriguez Ramirez

Fecha de Ejecución: 16/10/26

Commit: Comprobación PASS/FAIL


Herramientas Utilizadas: ModelSim - Intel FPGA Edition vsim 2020.1 y GitHub Desktop

Tabla de Instrucciones:


iteración	OP	R1	R2	operandos	DD esperado	ZF esperado
0	0010	0000	0000	12 y 5	17	0
1	0010	0001	0001	7 y 14	21	0
2	0010	0010	0010	25 y 10	35	0
3	0010	0011	0011	3 y 9	12	0
4	0010	0100	0100	40 y 20	60	0
5	0010	0101	0101	18 y 30	48	0
6	0110	0110	0110	0 y 0	0	1
7	0110	0111	0111	15 y 6	9	0
8	0110	1000	1000	63 y 12	51	0
9	0110	1001	1001	9 y 50	4294967255	0
10	0110	1010	1010	100 y 3	97	0
11	0110	1011	1011	2 y 2	0	1
12	0111	1100	1100	31 y 31	0	1
13	0111	1101	1101	55 y 11	0	1
14	0111	1110	1110	8 y 16	1	0
15	0111	1111	1111	20 y 4	0	1

Capturas de la Ejecución:


- OP en 2 (SUMA) en las direcciones 0 a 5:



- OP en 6 (RESTA) en las direcciones 6 a 11:



- OP en 7 (SLT) en las direcciones 12 a 15:



- Comprobaciones PASS/FAIL:

```
# [0000 ns] TC-01 (SUMA 12+5)    -> PASS | Resultado:          17 | ZF: 0
# [0100 ns] TC-02 (SUMA 7+14)    -> PASS | Resultado:          21 | ZF: 0
# [0200 ns] TC-03 (SUMA 25+10)    -> PASS | Resultado:          35 | ZF: 0
# [0300 ns] TC-04 (SUMA 3+9)    -> PASS | Resultado:          12 | ZF: 0
# [0400 ns] TC-05 (SUMA 40+20)    -> PASS | Resultado:          60 | ZF: 0
# [0500 ns] TC-06 (SUMA 18+30)    -> PASS | Resultado:          48 | ZF: 0
# [0600 ns] TC-01 (RESTA 0-0)    -> PASS | Resultado:          0 | ZF: 1
# [0700 ns] TC-02 (RESTA 15-6)    -> PASS | Resultado:          9 | ZF: 0
# [0800 ns] TC-03 (RESTA 63-12)    -> PASS | Resultado:          51 | ZF: 0
# [0900 ns] TC-04 (RESTA 9-50)    -> PASS | Resultado: 4294967255 (-41)| ZF: 0
# [1000 ns] TC-05 (RESTA 100-3)    -> PASS | Resultado:          97 | ZF: 0
# [1100 ns] TC-06 (RESTA 2-2)    -> PASS | Resultado:          0 | ZF: 1
# [1200 ns] TC-01 (STL 31 < 31)    -> PASS | Resultado:          0 | ZF: 1
# [1300 ns] TC-01 (STL 55 < 11)    -> PASS | Resultado:          0 | ZF: 1
# [1400 ns] TC-01 (STL 8 < 16)    -> PASS | Resultado:          1 | ZF: 0
# [1500 ns] TC-01 (STL 20 < 4)    -> PASS | Resultado:          0 | ZF: 1
```

Conclusión:

En conclusión se concluye lo concluido, na mentira. El módulo RORO_tb cumple perfectamente con las especificaciones y no genera valores indeterminados, dándonos correctamente los valores esperados en la simulación.